GS8320Z36AGT-200 SRAM 2,5 oder 3.3V 1M x 36 36M integrierte Schaltungen ICs
Kategorie:
Integrierte Schaltkreise ics
Preis:
Email us for details
Zahlungs-Methode:
Paypal, TT, Western Union
Spezifikationen
Datumskode:
Neuer Code
Versand durch:
DHL/UPS/FEDEX
Die Situation:
Neue*Original
Gewährleistung:
365 Tage
Bleifrei:
Rohs-konform
Vorlaufzeiten:
Sofortversand
Paket:
BGA-165
Montageart:
SMD/SMT
Einleitung
GS8320Z36AGT-200 SRAM 2,5 oder 3.3V 1M x 36 36M
| GSI-Technologie | |
| Produktkategorie: | SRAM |
| RoHS: | Einzelheiten |
| 36 Mbit | |
| 1 M x 36 | |
| 6.5 ns | |
| 200 MHz | |
| Parallel | |
| 3.6 V | |
| 2.3 V | |
| 205 mA, 240 mA | |
| 0 C | |
| + 70 °C | |
| SMD/SMT | |
| TQFP-100 | |
| Tray | |
| Marke: | GSI-Technologie |
| Speichertypen: | SZR |
| Feuchtigkeitsempfindlich: | - Ja, das ist es. |
| Typ der Ware: | SRAM |
| Reihe: | GS8320Z36AGT |
| 18 | |
| Unterkategorie: | Speicher und Datenspeicher |
| Handelsname: | NBT-SRAM |
| Typ: | NBT-Pipeline/Durchfluss |
T
Der GS8320Z36AGT ist ein 36Mbit Synchronous Static SRAM.
Pipeline-Lese-/Doppel-Late-Write- oder Flussdurchläufe von Lese-/Einfach-Late-Write-SRAMs ermöglichen die Nutzung aller verfügbaren Busbandbreite
Dies wird durch die Beseitigung der Notwendigkeit des Einfügens von Deselect-Zyklen, wenn das Gerät von Lesen auf Schreiben-Zyklen umgeschaltet wird, erreicht.
Synchrone Geräte, Adresse, Dateneingaben und Lesen/Schreiben-Steuerungseingaben werden am aufsteigenden Rand der Eingabeklocke erfasst.
Für den ordnungsgemäßen Betrieb muss die Burst-Order-Steuerung (LBO) an eine Antriebsschiene angeschlossen sein.
die synchrone Steuerung der Ausgangstreiber und
Schreibzyklen werden intern selbst zeitgesteuert und durch die aufsteigende Kante der RAM initiiert.
Diese Funktion eliminiert die komplexe Off-Chip-Schreibimpulsgenerierung, die von asynchronen SRAMs benötigt wird, und vereinfacht
Das GS8320Z36AGT kann vom Benutzer so konfiguriert werden, dass es im Pipeline- oder Flow-Through-Modus arbeitet.
Funktioniert als eine Pipeline-Synchronvorrichtung, d. h. zusätzlich zu den aufsteigenden Registern, die die Eingabe erfassen
Für Leszyklen werden die durch Pipelines übertragenen SRAM-Ausgabe-Daten vorübergehend ausgeschaltet.
Die Daten werden in der Anschluss-Zyklus-Datei gespeichert und dann an die Ausgabe-Treiber beim nächsten Aufstieg veröffentlicht.
Der GS8320Z36AGT ist mit der leistungsstarken CMOS-Technologie von GSI realisiert und ist in einer
JEDEC-Standard 100-Pin-TQFP-Paket.
Wesentliche Merkmale
- NBT (No Bus Turn Around) Funktionalität ermöglicht eine Null-Wait-Lese-Schreib-Lese-Busseinsatz; vollständig pin-kompatibel mit beiden
- die durch Leitungen geleitet werden und durch NtRAMTM, NoBLTM und ZBTTM SRAMs fließen
- 2.5 V oder 3.3 V +10%/~10% Kernnetzteil
- 2.5 V oder 3.3 V I/O-Versorgung
- Benutzerkonfigurierbarer Pipeline- und Durchflussmodus
- LBO-Stift für Linear- oder Interleave-Burst-Modus
- Pin kompatibel mit 2Mb, 4Mb, 8Mb und 16Mb Geräten
- Byte-Schreiboperation (9-Bit-Bytes)
- 3 Chip ermöglichen Signale für eine einfache Tiefenerweiterung
- ZZ-Pin für automatisches Herunterfahren
- Verfügbar ist ein RoHS-konformes 100-Lead-TQFP-Paket
Senden Sie RFQ
Lagerbestand:
MOQ:
1pcs
