CY7C1360S-166AXC SRAM 9Mb 166Mhz 256K x 36 Pipelineed SRAM Integrierte Schaltungen ICs
CY7C1360S-166AXC SRAM 9Mb 166Mhz 256K x 36 Pipelined SRAM
| ZYPRUS | |
| Produktkategorie: | SRAM |
| RoHS: | Einzelheiten |
| 9 Mbit | |
| 256 k x 36 | |
| 3.5 ns | |
| 166 MHz | |
| Parallel | |
| 3.6 V | |
| 3.135 V | |
| 0 C | |
| + 70 °C | |
| SMD/SMT | |
| LQFP-100 | |
| Tray | |
| Marke: | ZYPRUS |
| Speichertypen: | SZR |
| Feuchtigkeitsempfindlich: | - Ja, das ist es. |
| Typ der Ware: | SRAM |
| Reihe: | CY7C1360S |
| Unterkategorie: | Speicher und Datenspeicher |
Funktionsbeschreibung
Der CY7C1360C/CY7C1362C SRAM integriert 262.144 x 36 und 524.288 x 18 SRAM-Zellen mit fortgeschrittenen
Synchrone Peripherie-Schaltungen und ein Zwei-Bit-Zähler für den internen Burst-Betrieb
Die synchronen Eingänge werden durch Registrierungen gesteuert, die durch einen positiven Rand ausgelösten Clock Input (CLK) gesteuert werden.
umfassen alle Adressen, alle Dateneingaben, Adresspipelining Chip Enable (CE1), Tiefenerweiterung Chip Enables
(CE2 und CE3), Burst Control-Eingänge (ADSC, ADSP und ADV), Write Enables (BWX und BWE) und Global
Asynchrone Eingänge umfassen den Output Enable (OE) und den ZZ Pin.
Adressen und Chip-Aktivierungen werden am aufsteigenden Rand der Uhr registriert, wenn entweder Adress Strobe Prozessor
(ADSP) des Adress Strobe Controllers (ADSC) aktiv sind.
erzeugt, wie von der Advance Pin (ADV) gesteuert.
Adresse, Dateneingaben und Schreibsteuerungen werden auf dem Chip registriert, um einen selbstzeitgesteuerten Schreibzyklus zu starten.Dieser Teil
unterstützt Byte-Schreiboperationen (siehe Pin-Beschreibungen und Wahrheitstabelle für weitere Details).
Wird ein oder zwei oder vier Bytes breit, wie durch die Byte Write-Steuerungseingänge gesteuert.
alle zu schreibenden Bytes.
Der CY7C1360B/CY7C1362B arbeitet von einer +3,3V Kernstromversorgung, während alle Schnittstellen mit
Alle Eingänge und Ausgänge sind mit dem JEDEC-Standard JESD8-5 kompatibel.
Eigenschaften
• Unterstützt den Busbetrieb bis zu 250 MHz
• Die verfügbaren Geschwindigkeitsstufen sind 250, 200 und 166 MHz
• Registrierte Eingänge und Ausgänge für den Pipelinebetrieb
• 3,3 V Kernstromversorgung
• 2,5V/3,3V E/A-Betrieb
• Schnelle Zeitpunkte bis zur Ausgabe
¢ 2,8 ns (für ein 250-MHz-Gerät)
¢ 3,0 ns (für 200-MHz-Geräte)
¢ 3,5 ns (für ein 166-MHz-Gerät)
• Bereitstellung einer leistungsfähigen 3-1-1-1-Zugriffsrate
• Benutzerselektierbarer Burst-Zähler, der Intel® Pentium®-Interleaved- oder lineare Burst-Sequenzen unterstützt
• Getrennte Prozessor- und Controller-Adressenstrobos
• Synchrone, selbstzeitgeschriebene Schriften
• Asynchrone Ausgabe aktiviert
• Auswählen von Single Cycle-Chips
• Erhältlich in bleifreien 100-Pin-TQFP-, 119-Ball-BGA- und 165-Ball-fBGA-Paketen
• TQFP mit 3-Chip- und 2-Chip-Aktivierung erhältlich
• IEEE 1149.1 JTAG-kompatibles Grenz-Scan
• Option für den Schlafmodus
