GS8160Z36DGT-200 SRAM 2,5 oder 3.3V 512K x 36 18M integrierte Schaltungen
Kategorie:
Integrierte Schaltkreise ics
Preis:
Email us for details
Zahlungs-Methode:
Paypal, TT, Western Union
Spezifikationen
Datumskode:
Neuer Code
Versand durch:
DHL/UPS/FEDEX
Die Situation:
Neue*Original
Gewährleistung:
365 Tage
Bleifrei:
Rohs-konform
Vorlaufzeiten:
Sofortversand
Paket:
TQFP-100
Montageart:
SMD/SMT
Einleitung
GS8160Z36DGT-200 SRAM 2,5 oder 3.3V 512K x 36 18M integrierte Schaltungen
| GSI-Technologie | |
| Produktkategorie: | SRAM |
| RoHS: | Einzelheiten |
| 18 Mbit | |
| 512 k x 36 | |
| 6.5 ns | |
| 200 MHz | |
| Parallel | |
| 3.6 V | |
| 2.3 V | |
| 210 mA | |
| 0 C | |
| + 85 °C | |
| SMD/SMT | |
| TQFP-100 | |
| Tray | |
| Marke: | GSI-Technologie |
| Speichertypen: | SZR |
| Feuchtigkeitsempfindlich: | - Ja, das ist es. |
| Typ der Ware: | SRAM |
| Reihe: | GS8160Z36DGT |
| Unterkategorie: | Speicher und Datenspeicher |
| Typ: | NBT-Pipeline/Durchfluss |
| Einheitsgewicht: | 0.578352 Unzen |
Beschreibung
Der GS8160Z36DGT ist ein 18Mbit Synchronous Static SRAM.
oder andere Pipeline-Lese-/Doppel-Late-Write- oder Flussdurch-Lese-/Einfach-Late-Write-SRAMs, ermöglichen die Nutzung von
die gesamte verfügbare Busbandbreite, indem die Notwendigkeit der Einfügung von Deselect-Zyklen beim Schalten des Geräts beseitigt wird
Da es sich um ein synchrones Gerät handelt, gibt es Adresse, Dateneingaben und eine Lese-/Schreibsteuerung.
Die Eingaben werden an der aufsteigenden Kante der Eingabeklocke erfasst.
Asynchrone Eingänge umfassen den Schlafmodus aktivieren (ZZ) und den Ausgang aktivieren.
Output Enable kann verwendet werden, um die synchrone Steuerung der Ausgabe-Treiber zu überschreiben und drehen die RAM
Die Schreibzyklen werden intern selbstzeitgesteuert und durch den aufsteigenden Rand des
Diese Funktion eliminiert komplexe Off-Chip-Schreibimpulsgenerierung, die von asynchronen
Der GS8160Z36DGT kann vom Benutzer so konfiguriert werden, dass er
in Pipeline- oder Flow-Through-Modus.
an die aufsteigenden Kanten ausgelösten Register, die Eingangssignale erfassen, enthält das Gerät einen aufsteigenden Kanten ausgelösten
Für Lesezyklen werden die Pipeline-SRAM-Ausgabedaten vorübergehend von der von der Randfunktion ausgelösten
Ausgabe registriert während des Zugriffszyklus und wird dann an die Ausgabe-Treiber am nächsten aufsteigenden Rand der Uhr freigegeben.
Eigenschaften
- NBT (No Bus Turn Around) ermöglicht eine Null-Wait-Read-Write-Read-Bus-Nutzung.- Ich weiß.
- für die Berechnung der Leistung der in Absatz 1 Buchstabe a genannten Leistung
- 2.5 V oder 3.3 V +10%/~10% Kernnetzteil
- 2.5 V oder 3.3 V I/O-Versorgung
- Benutzerkonfigurierbarer Pipeline- und Durchflussmodus
- LBO-Stift für Linear- oder Interleave-Burst-Modus
- Pin kompatibel mit Geräten mit 2Mb, 4Mb, 8Mb, 36Mb, 72Mb und 144Mb
- Byte-Schreiboperation (9-Bit-Bytes)
- 3 Chip ermöglichen Signale für eine einfache Tiefenerweiterung
- ZZ-Pin für automatisches Herunterfahren
- Verfügbar ist ein RoHS-konformes 100-Lead-TQFP-Paket
Senden Sie RFQ
Lagerbestand:
MOQ:
1pcs
