GS88036CGT-200I SRAM 2.5 oder 3.3V 256K x 36 9M integrierte Schaltungen

• FT-Stift für den vom Benutzer konfigurierbaren Durchfluss oder den Betrieb von Rohrleitungen
• Einzelsyklus-Auswählvorgang (SCD)
• 2.5 V oder 3.3 V +10%/~10% Kernnetzteil
• 2.5 V oder 3.3 V I/O-Versorgung
• LBO-Stift für Linear- oder Interleaved-Burst-Modus
• Interne Eingangswiderstände auf Modus-Pins erlauben schwebende Modus-Pins
• Standardeinstellung auf Interleaved Pipeline-Modus
• Betrieb mit Byte Write (BW) und/oder Global Write (GW)
• Interner Schreibzyklus mit eigenem Zeitplan
• Automatisches Herunterfahren für tragbare Anwendungen
• JEDEC-Standard 100-Lead TQFP-Paket
• Verfügbar ist ein RoHS-konformes 100-Lead-TQFP-Paket
• FT-Stift für benutzerkonfigurierbaren Durchfluss oder RohrleitungBetrieb
• Einzelsyklus-Auswählvorgang (SCD)
• 2.5 V oder 3.3 V +10%/- 10% Kernstromversorgung
• 2.5 V oder 3.3 V I/O-Versorgung
• LBO-Stift für Linear- oder Interleaved-Burst-Modus
• Interne Eingangswiderstände auf Modus-Pins erlauben schwebende Modus-Pins
• Standardeinstellung auf Interleaved Pipeline-Modus
• Betrieb mit Byte Write (BW) und/oder Global Write (GW)
• Interner Schreibzyklus mit eigenem Zeitplan
• Automatisches Herunterfahren für tragbare Anwendungen
• JEDEC-Standard 100-lcad TQFP-Paket
• Verfügbar ist ein RoHS-konformes 100-Lead-TQFP-Paket

Kontrollen
Adressen, Dateneingaben/Ausgänge, Chip-Aktivierungen (E1, E2, E3), Adressblitz
Steuereingaben (ADSP, ADSC, ADV) und Schreibsteuereingaben
(Bx, BW, GW) sind synchron und werden von einem
positiver Kanten-Auslöser-Uhr-Eingang (CK). Ausgang aktiviert (G)
und Power Down Control (ZZ) sind asynchrone Eingänge.
In diesem Fall können die Zyklen entweder mit ADSP- oder ADSC-Eingängen eingeleitet werden.
Burst-Modus, nachfolgende Burst-Adressen werden generiert
Die Anschlussadresse wird von der ADV gesteuert.
Der Zähler kann so konfiguriert werden, dass er entweder linear oder

Die Eingabe von LBO (Linear Burst Order) wird mit der Eingabe von LBO (Linear Burst Order) erfolgt.
Die Burst-Funktion muss nicht verwendet werden, neue Adressen können geladen werden
auf jedem Zyklus ohne Abbau der Chipleistung.
Durchfluss-/Pipeline-Werte
Die Funktion des Daten-Ausgabe-Registers kann durch
der Benutzer über den FT-Modus-Pin (Pin 14)
Pin niedrig platziert den RAM in Flow Through-Modus, wodurch
Ausgabe von Daten, um das Daten-Ausgabe-Register zu umgehen.
Die RAM wird im Pipcline-Modus hoch platziert und aktiviert die steigende
die Daten-Ausgabe-Register mit Rand-Auslösung.
SCD-Pipeline-Lesen
Der GS88018/32/36CT ist ein SCD (Single Cycle Desclect)
mit einem synchronen SRAM in einer Rohrleitung.
SCD SRAMs Pipeline deaktivieren
Befehle ein Stufe weniger als Lesekommandoe.
Beginnen Sie, ihre Ausgänge unmittelbar nach dem Abschalten auszuschalten.
Der Befehl wurde in den Eingabe-Registern erfasst.
Byte- und Global-Schreiben
Die Byte-Schreiboperation erfolgt mit Byte-Writing enable
(BW) Eingabe kombiniert mit einem oder mehreren einzelnen Byte schreiben
Außerdem ist Global Write (GW) für
Schreiben alle Bytes auf einmal, unabhängig von der Byte Schreiben
Steuereingaben.
Schlafmodus
Niedrige Leistung (Schlafmodus) wird durch die Behauptung erreicht
(Hoch) des ZZ-Signals oder durch Anhalten der Uhr (CK).
Speicherdaten werden im Schlafmodus gespeichert.
Kern- und Schnittstellenspannungen
Der GS8801 8/32/36CT arbeitet mit einer Leistung von 2,5 V oder 3,3 V
Alle Eingänge sind 3,3 V und 2,5 V kompatibel.
Ausgangsleistung (Vppo) Pins werden verwendet, um Ausgangsgeräusche zu entkoppeln
von den inneren Schaltkreisen und sind 3,3 V und 25 V kompatibel.