LPC2388FBD144K ARM7 LPC2300 Mikrocontroller IC 16/32-Bit 72MHz 512KB (512K x 8) FLASH

LPC2388FBD144K ARM7 LPC2300 Mikrocontroller IC 16/32-Bit 72MHz 512 KB

(512K x 8) FLASH

Beschreibung

Der LPC2388-Mikrocontroller basiert auf einer 16-Bit/32-Bit-ARM7TDMI-S-CPU mit Echtzeit-Emulation, die

kombiniert den Mikrocontroller mit 512 kB eingebettetem Hochgeschwindigkeits-Flashspeicher.

Die Schnittstelle und eine einzigartige Beschleunigerarchitektur ermöglichen die Ausführung von 32-Bit-Code mit maximaler Clockrate.

Für die kritische Leistung in Interrupt-Service-Routinen und DSP-Algorithmen erhöht dies die Leistung bis zu

Für kritische Code-Größenanwendungen reduziert der alternative 16-Bit-Thumb-Modus

Der LPC2388 ist ideal für mehrzweckgebundene Serien.

Es beinhaltet einen 10/100 Ethernet-Media-Access-Controller (MAC), ein USB-Stick und ein

Gerät/Host/OTG mit 4 kB Endpunkt RAM, vier UARTs, zwei CAN-Kanälen, einer SPI-Schnittstelle, zwei

Synchrone SerialPorts (SSP), drei I2C-Bus-Schnittstellen, eine I2S-Bus-Schnittstelle und ein externer Speicher

Diese Mischung aus seriellen Kommunikationsschnittstellen in Kombination mit einem Anon-Chip 4 MHz

Oszillator, SRAM von 64 kB, 16 kB SRAM für Ethernet, 16 kB SRAM für USB und allgemeine Verwendung,

Zusammen mit 2 kB batteriebetriebenem SRAM ist dieses Gerät sehr gut für Kommunikations-Gateways geeignet.

Verschiedene 32-Bit-Timer, eine verbesserte 10-Bit-ADC, 10-Bit-DAC, PWM-Einheit, ein CAN

Steuerungseinheit und bis zu 104 schnelle GPIO-Linien mit bis zu 50 Rand- und bis zu vier Ebenen empfindlichen externen

Durch die Interruptpins eignen sich diese Mikrocontroller besonders für industrielle Steuerungssysteme und medizinische Systeme.

Eigenschaften

• ARM7TDMI-S-Prozessor mit einer Geschwindigkeit von bis zu 72 MHz.
• Bis zu 512 kB Flash-Programmspeicher auf dem Chip mit In-System-Programmierung (ISP) und In-ApplicationFlash-Programmspeicher befindet sich auf dem ARMlocal-Bus für einen leistungsstarken CPU-Zugriff.
• 64 kB SRAM auf dem lokalen Bus der ARM für einen leistungsstarken CPU-Zugriff.
• 16 kB SRAM für die Ethernet-Schnittstelle. Kann auch als allgemeiner SRAM verwendet werden.
• 16 kB SRAM für allgemeine DMA-Nutzung, auch über das USB zugänglich.
• Dual Advanced High-Performance Bus (AHB) -System, das gleichzeitige Ethernet-DMA, USB-DMA und Programmdurchführung aus dem On-Chip-Flash ermöglicht, ohne dass zwischen diesen Funktionen ein Zusammenhang besteht.Eine Busbrücke ermöglicht dem Ethernet-DMA den Zugriff auf das andere AHB-Subsystem.
• EMC bietet Unterstützung für statische Geräte wie Flash und SRAM sowie außerhalb des Chip-Speichers abgebildeten Peripheriegeräten.
• Advanced Vectored Interrupt Controller (VIC), unterstützt bis zu 32 vektorisierte Unterbrechungen
• DMA-Controller für allgemeine Zwecke (GPDMA) auf AHB, der mit den SSP-Serienschnittstellen, dem I2S-Bus-Port und dem Secure Digital/MultiMediaCard (SD/MMC) -Kartenabschluss verwendet werden kann,mit einer Breite von mehr als 20 mm,.
• Serielle Schnittstellen:
• Diese Funktionen befinden sich auf einem unabhängigen AHB.
• USB 2.0-Gerät/Host/OTG mit PHY und zugehörigem DMA-Controller.
• Vier UARTs mit Fractional-Baud-Rate-Generation, eine mit Modem-Steuerung, eine mit IrDA-Unterstützung, alle mit FIFO.
• CAN-Controller mit zwei Kanälen.
• SPI-Steuerung.
• Zwei SSP-Controller mit FIFO- und Multi-Protocol-Fähigkeiten.Einer ist eine Alternative für den SPI-Port und teilt seinen Interrupt und seine Pins.Diese können mit dem GPDMA-Controller verwendet werden.
• Drei I2C-Bus-Schnittstellen (eine mit offenem Abfluss und zwei mit Standard-Port-Pins).
• I2S (Inter-IC Sound) -Schnittstelle für digitale Audioeingaben oder -Ausgänge.
• Sonstige Peripheriegeräte:~ SD/MMC-Speicherkartenoberfläche.
• 104 Allzweck-E/A-Pins mit konfigurierbaren Auf-/Abwiderungen.
• 10-Bit-ADC mit Eingangs-Multiplexing zwischen 8 Pins.
• 10-Bit-DAC.
• Vier Allzweck-Timer/Zähler mit 8 Erfassungseingängen und 10 Vergleichsausgängen.
• Ein PWM/Timerblock mit Unterstützung für die Dreiphasen-Motorsteuerung.
• Echtzeituhr (RTC) mit separatem Netzteil, Uhrquelle kann der RTC-Oszillator oder die APB-Uhr sein.
• 2 kB SRAM, die vom RTC-Powerpin gespeichert wird, so dass Daten gespeichert werden können, wenn der Rest des Chips ausgeschaltet ist.
• Der WDT kann vom internen RC-Oszillator, dem RTC-Oszillator oder der APB-Uhr angezeigt werden.
• Standard-ARM-Test-/Debug-Schnittstelle für die Kompatibilität mit bestehenden Tools.
• Das Emulations-Spurmodul unterstützt Echtzeit-Spur.
• Einzelne 3,3-Volt-Stromversorgung (3,0 V bis 3,6 V).
• Alle Pins auf Port 0 und Port 2 können als Randempfindliche Unterbrechungsquellen verwendet werden.
• Prozessor-Erweckung aus dem Stillstand über jeden Unterbrecher, der während des Stillstands funktionieren kann (einschließlich externer Unterbrechungen, RTC-Unterbrechungen, USB-Aktivität, Ethernet-Erweckungsunterbrechungen).
• Zwei unabhängige Leistungsbereiche ermöglichen eine Feinabstimmung des Stromverbrauchs anhand der erforderlichen Eigenschaften.
• Jedes Peripheriegerät verfügt über einen eigenen Taktdivider zur weiteren Energieeinsparung.
• Braunauto-Erkennung mit separaten Schwellenwerten für Unterbrechung und Zwangsreset.
• Auf-Chip-Start-Wiederherstellen.
• mit einer Leistung von mehr als 50 W und einer Leistung von mehr als 50 W